(19)日本国特許庁(JP)

## (12) 特 許 公 報 (B2)

(11)特許番号

特許第3057587号

(P3057587)

(45)発行日 平成12年6月26日(2000.6.26)

(24)登録日 平成12年4月21日(2000.4.21)

(51) Int.Cl. <sup>7</sup>		識別記号		FΙ			
G02F	1/1365			G 0 2 F	1/136	500	
	1/133	550			1/133	550	
G09G	3/36		,	G 0 9 G	3/36		

請求項の数3(全 9 頁)

			The second secon
(21)出願番号	特顧平3-258198	(73)特許権者	000005223
			富士通株式会社
(22)出顧日	平成3年10月5日(1991.10.5)		神奈川県川崎市中原区上小田中4丁目1
			番1号
(65)公開番号	特開平5-100209	(72)発明者	沖 賢一
	*** * *	(12/)[3/4	
(43)公開日	平成5年4月23日(1993.4.23)		神奈川県川崎市中原区上小田中1015番地
審查請求日	平成10年2月13日(1998.2.13)		富士通株式会社内
		(72)発明者	▲梁▼井 健一
			神奈川県川崎市中原区上小田中1015番地
		,	富士通株式会社内
		(	
		(74)代理人	100065798
			弁理士 青木 朗 (外3名)
		審査官	吉野 公夫
		神里日	
		(56)参考文献	特開 平2-42420 (JP, A)
			特開 昭63-241524 (JP. A)
			TAINE HERO CATOCA (11, IV)
	•		最終質に続く

#### (54) 【発明の名称】 アクティブマトリクス型表示装置

#### (57) 【特許請求の範囲】

【請求項1】 複数のスキャンパスライ<u>ンお</u>よびデータ バスライ<u>ンと</u>、マトリクス状に配置された画素電<u>極と</u>、前記スキャンパスラインおよびデータバスラインに接続された画素対応のスイッチング素<u>子と</u>、前記画素電極と電気的に接続され当該スイッチング素子によって制御される電気光学素<u>子と</u>を具備するアクティブマトリクス型表示装置であって、

前記スキャンバスライ<u>ンを</u>1つの画素行に対して2本設け、該スキャンバスラインの方向に隣接する画素電極対 に対応するスイッチング素子<u>対の</u>各制御電極を当該2本 のスキャンバスラインに別々に接続し、

前記複数のスキャンバスライン、該スキャンバスライン と平行に設けられた基準電圧バスライン、前記マトリク ス状に配置された画素電極、および、当該画素に対応す るスイッチング素子を一方の絶縁基板上に設け、且つ、 他方の絶縁基板上に前記画素電極対と電気光学素子を挟 んで対向し前記画素電極対に共通の対向電極、および、 該対向電極に接続されたデータパスラインを設けたこと を特徴とするアクティブマトリクス型表示装置。

【請求項2】 前記基準電圧バスラインを2種類設け、該2種類の基準電圧パスラインは前記各画素行の間隙に1つづつ交互に配置され、前記画素電極対に対応するスイッチング素子対の一方の被制御電極を当該画素電極に、他方の被制御電極を前記2種類の基準電圧パスラインに別々に接続するようにしたことを特徴とする請求項1のアクティブマトリクス型表示装置。

【請求項3】 前記2種類の基準電圧バスライン(36<sub>1</sub>,3 6<sub>2</sub>:46<sub>1</sub>,46<sub>2</sub>) に対して前記電気光学素子の駆動電圧の振幅より小さな振幅で電圧変化が互いに対称な2種類の基

準電圧波形を印加するようにしたことを特徴とする請求 項2のアクティブマトリクス型表示装置。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明はアクティブマトリクス型表示装置に関し、特に、画素対応のスイッチング素子とデータ入力用のデータパスラインとラインアドレス用のスキャンパスラインとを設けた構造を有するアクティブマトリクス型表示装置に関する。近年、アクティブマトリクス型表示装置は、単純マトリクス型表示装置と共に薄形の情報端末用表示装置として使用されており、その表示媒体として多くの場合に液晶が使用されている。

【0002】アクティブマトリクス型液晶表示装置は、 単純マトリクス型液晶表示装置と比較して、多数の画素 をそれぞれ独立に駆動することができるため、表示容量 の増大に伴ってライン数が増加した場合でも、単純マト リクス型のように駆動のデューティ比の低下や、コント ラストの低下、並びに、視野角の減少を来す等の問題が 生じないという特徴を有している。

【〇〇〇3】しかし、アクティブマトリクス型表示装置(アクティブマトリクス型液晶表示装置)は、その構造が複雑なため製造設備が大規模とならざるを得ず、また、複雑な工程が必要なため高い製造歩留りを得るには多大の努力を要する。さらに、アクティブマトリクス大の発置に避けられない問題として、表示容量の増大に伴いドライバICが多数必要となるという問題もあるで、に見模な設備投資、製造歩留りの問題、および、ドライバICに要するコスト増等の要因によってるを得ず、広範な普及が妨げられているのが現状である。を得ず、広範な音及が妨げられているのが現状である。そこで、大規模な設備投資やコスト増を招くことなく、製造歩留りが高く表示品質の優れたアクティブマトリクス型表示装置の提供が要望されている。

#### [0004]

【従来の技術】従来、上述したアクティブマトリクス型表示装置におけるプロセスの簡略化並びに高歩留り化を可能とするために、パスラインの交叉する構造を無くした対向マトリクス方式が提案されている(例えば、特開昭61-235815号公報)。図5は従来の対向マトリクス方式のアクティブマトリクス型液晶表示装置の一例を示す分解斜視図であり、図6は図5のアクティブマトリクス型液晶表示装置の等価回路を示す図である。これら図5および6は、上記特開昭61-235815号公報に開示されている従来の対向マトリクス方式のアクティブマトリクス型液晶表示装置を示すものである。

【0005】図5および図6に示されるように、従来のアクティブマトリクス型液晶表示装置50は、対向配置したガラス基板50a,50bにおける一方のガラス基板50a上に、複数のスキャンパスライン52,各画素毎に設けられた液晶セル54の画素電極55、および、画素電極55を制御

する薄膜トランジスタ(TFT)51 が形成され、他方のガラス基板50b 上に、スキャンパスライン52と直交する方向に延びるデータバスライン53が液晶セル54の対向電極として形成されて構成されている。ここで、参照符号56はアースパスラインを示している。

【0006】すなわち、対向マトリクス方式のアクティブマトリクス型液晶表示装置50において、液晶セル54の一方の電極である画素電極55は、TFT51の一方の被制御電極であるソース電極に接続され、液晶セル54の他方の電極57がデータバスライン53に接続(兼用)され、そして、液晶セル54がTFT51とデータバスライン53との間に接続された構造となっている。また、TFT51の他方の被制御電極であるドレイン電極は、スキャンバスライン52と平行に形成されたアースパスライン56に共通に接続されるようになっている。

#### [0007]

【発明が解決しようとする課題】図5および図6を参照して説明したように、従来の対向マトリクス方式のアクティブマトリクス型液晶表示装置50は、直行配置されるスキャンパスライン52およびデータパスライン53をそれぞれ対向配置した一方のガラス基板50a および他方のガラス基板50b 上に形成するようになっているため、バスラインの交差部分が生じないことになり、製造歩留りを向上させることができる。

【0008】しかし、この対向マトリクス方式では液晶セル54の他方の電極57がデータバスライン53に直結(兼用)されているために、アドレス後の保持期間の間も常に画素電極55の電位がデータ信号波形に追随して変動することになる。従って、1つの基板にデータおよびスキャンの両バスラインを設置する従来のアクティブマトリクス方式ではTFTのソース・ドレイン間の寄生容量のみを通じて混入していたデータ信号が、対向マトリクス方式ではソース・ドレイン間の寄生容量に加えてソース・ゲート間の寄生容量を通じても液晶セル54に混入することとなり、いわゆるクロストークの発生が避けられなかった。

【0009】さらに、従来の対向マトリクス方式のアクティブマトリクス型液晶表示装置50は、アドレスパルス波形の影響が寄生容量を通じて画素電極55に現れる問題点も有している。すなわち、アドレス直後にスキャンバスライン電圧が書き込み電圧から保持電圧に戻るのに伴って、この電圧変動が寄生容量を通じて画素電極55に現れ、この電圧変動が次のアドレスまで保持される現象が生じる。液晶は、その寿命特性等の点から駆動電圧波形生じる。液晶は、その寿命特性等の点から駆動電圧波形に直流成分が無いことが望ましいが、この電圧変動があると信号電圧を正負対称の交流電圧波形としてもそれぞれが一方向にシフトするために非対称の電圧波形となり、結果として、直流成分が発生してしまう。このような直流電圧の発生は液晶の寿命特性に悪影響を与えるばかりではなく、フリッカーや残像の発生の原因となって

表示特性を低下させてしまうことにもなっている。

【0010】本発明は、上述した従来のアクティブマトリクス型表示装置が有する課題に鑑み、アクテブマトリクス型表示装置の低コスト化を図ると共に、対向マトリクス方式のアクティブマトリクス型表示装置についてその表示品質の向上を図ることを目的とする。

#### [0011]

【課題を解決するための手段】本発明によれば、複数の スキャンバスライン12, 12,:22, 22,:32, 32,:42, 42, およびデータバスライン13:23:33:43 と、マトリクス状 に配置された画素電極15, 15, 25, 25, 25, 35, 35, 45, 45 ,と、前記スキャンバスラインおよびデータパスライン に接続された画素対応のスイッチング素子11,11,:21, 21,:31,,31,:41,,41,と、前記画素電極と電気的に接続 され当該スイッチング素子によって制御される電気光学 素子LCとを具備するアクティブマトリクス型表示装置で あって、前記スキャンバスライン12, 12, 22, 22, 22, 32, 32,;42,,42,を1つの画素行に対して2本設け、該スキ ャンバスラインの方向に隣接する画素電極対15,,15,:25 ,, 25,:35,, 35,:45,, 45, に対応するスイッチング素子対 11, 11,:21, 21,:31, 31,:41, 41, の各制御電極を当該 2本のスキャンバスラインに別々に接続<u>し、前記複数の</u> <u>スキャンパスライン22, 22, 32, 32, 42, 42, 該スキ</u> <u>ャンパスラインと平行に設けられた基準電圧パスライン</u> 26, 26, 36, 36, 46, 46, 前記マトリクス状に配置さ れた画素電極25, 25, 35, 35, 45, 45, 、および、当該 <u>画素に対応するスイッチング素子21, 21, 31, 31, 31, 41, </u> 41。を一方の絶縁基板上に設け、且つ、他方の絶縁基板 上に前記画素電極対と電気光学素子を挟んで対向し前記 画素電極対に共通の対向電極33.43 、および、該対向電 極に接続されたデータバスライン33,43 を設けたことを 特徴とするアクティブマトリクス型表示装置が提供され る。

## [0012]

【作用】本発明のアクティブマトリクス型表示装置によ れば、スキャンバスライン12, 12,:22, 22,:32, 32,:42 1,42,が1つの画素行に対して2本設けられ、スキャン バスラインの方向に隣接する画素電極対15,,15,:25,,25 2:35, 35, 45, 45, に対応するスイッチング素子対11, 11,:21, 21,:31, 31,:41, 41, の各制御電極 (ゲート電 極) が該2本のスキャンバスライン12, 12,:22, 22,:32 1,32,42,42,に別々に接続されるようになっている。 そして、一方の絶縁基板上には、複数のスキャンバスラ <u>イン22, 22, 32, 32, 42, 42, スキャンパスラインと</u> <u>平行に設けられた基準電圧バスライン26, 26, 36, 36, 36</u> 46,46,<u>マトリクス状に配置された画素電極25,25</u>, 35, 35, 45, 45, 、および、その画素に対応するスイッ <u>チング素子21, 21,31,31,31,41,41</u>,が設けられ、ま た、他方の絶縁基板上には、画素電極対と電気光学素子 を挟んで対向し画素電極対に共通の対向電極33.43、お

よび、対向電極に接続されたデータバスライン33.43 が 設けられている。

【0013】これによって、アクテブマトリクス型表示装置の低コスト化を図ると共に、対向マトリクス方式のアクティブマトリクス型表示装置についてその表示品質の向上を図ることができる。

#### [0014]

【実施例】以下、図面を参照して本発明に係るアクティブマトリクス型表示装置の実施例を説明する。図1は本発明のアクティブマトリクス型表示装置の第1実施例を示す図であり、本実施例は従来から知られている通常のアクティブマトリクス型表示装置に本発明を適用した場合を示すものである。

【0015】図1に示されるように、本実施例のアクティブマトリクス型表示装置は、複数のスキャンパスライン12,  $12_2$  に直交する複数のデータパスライン13と、マトリクス状に配置された画素電極15,  $15_2$  と、スキャンパスラインおよびデータパスラインに接続された画素対応のスイッチング素子11,  $11_2$  と、画素電極と電気的に接続され当該スイッチング素子によって制御される電気光学素子(液晶)とを具備している。ここで、本実施例のアクティブマトリクス型表示装置は、一方の絶縁基板上にスキャンパスライン12,  $12_2$ , データパスライン13, 画素電極15,  $15_2$ , および、スイッチング素子(TFT)11,  $11_2$ を形成し、他方の絶縁基板上に形成したベタ状の電極との間に液晶を挟むようにして構成されている。

【0016】図1に示されるように、スキャンバスライン12, 12, は、1つの画素行(同図中、水平方向に並んだ画素の行)に対して2本設けられ、スキャンバスライン12, 12, の方向、すなわち、各画素行において隣接する画素電極対15, 15, に対応するスイッチング素子対11, 11, の各制御電極(ゲート電極)が画素の両側に設けられた2本のスキャンバスライン12, 12, に対して別々に接続されている。すなわち、TFT11, のゲート電極はスキャンバスライン12, に接続され、また、TFT11, のゲート電極はスキャンバスライン12, に接続されている。さらに、TFT11, のソース電極は画素電極15, に接続され、また、TFT11, のソース電極は画素電極15, に接続され、そして、TFT11, のドレイン電極およびTFT11, のドレイン電極は、同一のデータバスライン13に共通接続されている。

【0017】ここで、画素の両側に設けた2本のスキャンパスライン12、および12、には、アドレスパルスを 1/2水平走査期間(0.5 t  $_{\rm H}$ ) だけ異なるタイミングのスキャン信号 $V_s$  および $V_s$  が印加され、これに同期させてデータバスラインには 1 つおきの画素に対応する表示データ ( $V_b$ ) を2回に分けて印加するようになっている。すなわち、本実施例のアクティブマトリクス型表示装置では、従来の 1 水平周期期間に 2 つの画素電極151、

および $15_2$ を駆動 ( $V_{LC}$ ,  $V_{LC}$ )することにより、データバスライン13の本数を従来の 1/2に削減することができる。

【〇〇18】ここで、通常のアクティブマトリクス型表 示装置において、画素の構成は行方向(水平方向)の画 素数の方が多いだけでなく、例えば、縦長の画素によっ てRGB3画素からなる正方形のフルカラー画素を構成 しているため、従来のものではデータ側ドライバはスキ ャン側ドライバの4倍程度の個数が必要とされる。具体 的に、 640×480 のアクティブマトリクス型液晶表示装 置においては、行方向にRGBの3つの画素を並べるこ とになるため、従来例におけるデータバスラインは 640 ×3 = 1920 本必要とされるが、本実施例によれば 192 0 ÷ 2 = 960本に削減することができる。尚、本実施例 では、スキャンバスラインの本数が、従来例の 480本か ら 960本へ2倍必要となるが、パスラインの総数(デー タバスラインおよびスキャンバスラインの合計した数) が従来例の 2400 本から 1920 本へ減少させることがで きる。さらに、データドライバは高速動作が必要で回路 構成も複雑なため、単に画素を選択走査するスキャンド ライバよりもコストが高く、本実施例のように、データ バスライン(データドライバ用IC)を半分に削減する ことは、スキャンパスライン(スキャンドライバ用I C) を2倍必要とする点を考慮しても、コスト低減の効 果は大きい。

【0019】図2は本発明のアクティブマトリクス型表 示装置における2重走査型対向マトリクス方式の原理を 説明するための図である。図2に示すアクティブマトリ クス型表示装置は、本発明を図5および図6を参照して 説明した対向マトリクス方式のアクティブマトリクス型 表示装置に適用した場合を示すものである。まず、図2 を参照して、本発明による対向マトリクス方式のアクテ ィブマトリクス型表示装置におけるクロストークの低減 の原理を説明する。同図に示されるように、画素電極25 (25, 25,) の両側には、2本のスキャンパスライン22, 222 および2本の基準電圧バスライン26, 262 が設けら れ、該スキャンバスライン22, および22, には、 1/2水 平走査期間(0.5 t ) ずらしたアドレスパルスが印加さ れるようになっている。そして、この 1/2水平走査期間 だけずれたアドレスパルスに同期して、データバスライ ン23には1つおきの画素に対応する表示データを2回に 分けて印加するようになっている。これにより、データ バスライン23の本数を従来の 1/2に削減することができ る。ここで、データバスライン23は、スキャンバスライ ン22, 22, 基準電圧バスライン26, 26, TFT21(21, 2 1,), および、画素電極25(25,, 25,) 等が設けられた一方 の絶縁基板(50a) に液晶 L C を介して対向する他方の絶 縁基板(50b)上に、ストライプ状の透明電極として形成 されている。そして、一方の絶縁基板上に形成された一 対の画素電極25,25,に対応して1本のストライプ電極

(データバスライン23) が設けられている(図3~図5参照)。

【0020】図2に示されるように、2本の基準電圧バスライン26,  $26_2$  には、2値の対称な波形の電圧 $V_{RI}$ .  $V_{R2}$ が印加されており、データ電圧波形( $V_0$ )の正負に応じて基準電圧を切り換えるようになっている。これにより、液晶セル $24(24_1,24_2)$  に対して、データ電圧 ( $+V_a$  および $-V_a$ ) と基準電圧 ( $+V_r$  および $-V_r$ ) とを加え合わせた電圧波形を印加し、データ電圧の振幅を圧縮することができるようになっている。すなわち、液晶セルの閾値値電圧および飽和電圧をそれぞれ $V_{th}$ と $V_{sof}$  とすると、

 $V_{d} = (V_{sat} - V_{th}) / 2$  $V_{r} = (V_{sat} + V_{th}) / 2$ 

とすることができ、データ電圧 $V_a$ の値を基準電圧の切り換えを行わない場合の飽和電圧 $V_{sat}$ に較べて 1/4程度に圧縮することができる。さらに、対向マトリクス方式でのクロストークは、非アドレス時に基準電圧波形の一部が、画素電極ードレインバスライン(基準電圧バスライン)間容量と液晶セル容量 $C_{10}$ との容量分割の結果液晶セルの両端に現れることによって増大するが、2本の基準電圧バスライン $26_1$ ,  $26_2$  に対して2値の対称な波形の基準電圧を印加し、ドレインバスライン間容量 $C_{DS1}$ ,  $C_{DS2}$  を通じて入り込む2種類の基準電圧波形を互いに打ち消し合うようにすることによって、データ電圧の圧縮によるクロストークの低減効果を大きくするようになっている。

【0021】図3は本発明のアクティブマトリクス型表 示装置の第2実施例を示す図であり、本発明を対向マト リクス方式のアクティブマトリクス型表示装置に適用 し、さらに、対向マトリクス方式のアクティブマトリク ス型表示装置で不利となっていたクロストークを低減す るようにしたものである。図3に示されるように、行方 向に隣接する画素の対35<sub>1</sub>(LC<sub>2n-1.m</sub>),35<sub>2</sub>(LC<sub>2n.m</sub>)は、 各画素に対して対称な位置に設けた別の基準電圧バスラ イン36, 36, に対してそれぞれTFT31, 31, を介して 接続されている。ここで、TFT31,31,のゲート電極 は、スキャンバスライン32<sub>1</sub>(V<sub>sn</sub>) および32<sub>2</sub>(V<sub>sn</sub>)に 接続されている。また、対向基板(図5におけるガラス 基板50b に対応) に設けたITOよりなるストライプ電 極は、データバスライン33と兼用されており、画素対 (画素電極31,,312)に対応した2画素分の幅として形成 されている。尚、アドレスパルスは、図1を参照して説 明したのと同様に、 1/2水平走査期間(1/2 t<sub>n</sub>) シフト されたほぼ 1/2 t "幅のパルスを順次加え、これと同期 させたデータ信号波形をデータバスラインに印加するよ うになっている。

【0022】基準電圧バスライン36, 36, に印加される基準電圧波形 $V_{R1}$ ,  $V_{R2}$ は、図3に示すような2値波形とされている。そして、画素35, ( $LC_{2n-1}$ , n) への書き込

み時には、スキャンバスライン32<sub>1</sub> に印加するアドレスパルス  $V_{GL}$ によりTFT31<sub>1</sub>をオン状態にして基準電圧バスライン36<sub>1</sub> の基準電位  $V_{r-}$ を画素  $LC_{2n-1,m}$ の画素電極35<sub>1</sub> に書き込む。この結果、画素  $LC_{2n-1,m}$ の液晶セル  $V_{LC2n-1,m}$ には、データバスライン電圧  $V_{Dn}$ と基準電圧バスライン36<sub>1</sub> の差の電圧すなわち正のデータ信号が書き込まれる。

【〇〇23】次に、隣接する画素LC<sub>2n,m</sub>への書き込みは、基準電圧パスライン362の電位 V<sub>r</sub>を基準電位としたやはり正のデータ信号が書き込まれる。このように、本実施例では、1つのフレームで各画素に正のデータを書き込んだ後、次のフレームでそれぞれの基準電圧波形を反転させて負のデータの書き込みを行うことによって、液晶セルの交流駆動を行うようになっている。尚、本実施例では、このように対称な基準電圧波形 V<sub>RI</sub>, V<sub>R2</sub>によりデータ電圧の圧縮を行い、基準電圧波形の画素電極への入り込みを互いに打ち消すことによって、クロストークの大幅な低減が可能となる。また、対向基板側のITOストライプ電極の線幅を通常の対向マトリクス方式の場合の 2 倍とすることができるため、対向側ITOストライプ電極の作成を容易にするという効果もある。

【0024】図4は図3のアクティブマトリクス型表示装置の変形例を示す図である。図4に示すアクティブマトリクス型表示装置は、図3の実施例において、基準電圧波形とアドレスパルスとの位相を異ならせ、隣接画素に書き込むデータの極性を反転するようになっていいる。また、本実施例では、アドレスパルスの前後に負の補償パルスを加えてアドレス直後のレベルシフトを低減できるようになっている。このように、隣接画素に書き込むデータの極性を反転することによって、液晶の光学特性がデータ電圧の正負によって異なる場合に生じるフリッシフトの低減によって、液晶セルに発生するDC成分を低減出来、残像などの表示特性の低下を抑えることができる。

【0025】上述した実施例において、電気光学素子として液晶が用いられているが、該電気光学素子としては、エレクトロルミネッセンス素子、および、エレクトロクロミック素子等の様々な素子を使用することができる。さらに、アクティブマトリクス型表示装置(パネル)の各構造、形状、および、材質等は、上述した以外に様々なものが使用でき、また、変形することができるのはいうまでもない。

【0026】このように、本実施例のアクティブマトリクス型表示装置によれば、これまでアクティブマトリク

ス型表示装置の大きなコスト要因であったドライバーI Cの個数を大幅に低減することができる。また、対向マ トリクス方式アクティブマトリクス型表示装置において 問題となる寄生容量に起因するクロストークの発生を大 幅に低減することができ、表示特性のすぐれたアクティ ブマトリクス型表示装置を実現することができる。さら に、画素に隣接するスキャンパスラインにアドレスパル スと逆極性の補償パルスを印加して、寄生容量による画 素電極電位のレベルシフトを低減できるため、レベルシ フトに起因する残像やフリッカー等の表示不良が解消さ れる。その上、対向マトリクス型アクティブマトリクス 型表示装置では対向基板側に画素ピッチに等しいピッチ でストライプ状のデータバス電極をパターン形成する必 要があるが、このデータバス電極のピッチを2倍にする ことが可能となり、対向基板の作成が容易となるという 効果もある。

#### [0027]

【発明の効果】以上、詳述したように、本発明のアクティブマトリクス型表示装置によれば、アクティブマトリクス型表示装置の低コスト化を図ることができると共に、対向マトリクス力式のアクティブマトリクス型表示装置についてその表示品質を向上させることができる。

#### 【図面の簡単な説明】

【図1】本発明のアクティブマトリクス型表示装置の第 1実施例を示す図である。

【図2】本発明のアクティブマトリクス型表示装置における2重走査型対向マトリクス方式の原理を説明するための図である。

【図3】本発明のアクティブマトリクス型表示装置の第 2実施例を示す図である。

【図4】図3のアクティブマトリクス型表示装置の変形 例を示す図である。

【図5】従来の対向マトリクス方式のアクティブマトリクス型液晶表示装置の一例を示す斜視図である。

【図6】図5のアクティブマトリクス型液晶表示装置の 等価回路を示す図である。

#### 【符号の説明】

11, 11, 12; 21, 21, 31, 31, 31, 41, 41, ···スイッチング素子 (薄膜トランジスタ)

12, 12, 12, 121, 222, 321, 322, 421, 422 …スキャンパスライ


13:23:33:43 …データパスライン (ストライプ状の対向 雷極)


24, 24, 34, 34, 34, 44, 44, …液晶セル 15, 15, 25, 25, 25, 35, 35, 45, 45, …画素電極 26, 26, 36, 36, 46, 46, 46, …基準電圧バスライン

【図1】

【図5】


## 本発明のアクティブマトリクス型表示装置の 第1実施例を示す図






【図6】

## 図5のアクティブマトリクス型液晶表示装置の挙衝回路を示す図 <u>50</u>



【図2】


# 本発明のアクティブマトリクス型表示装置における2重走査型対向マトリクス方式の原理を説明するための図



[図3]

## 本発明のアクティブマトリクス型表示装置の 第2実施例を示す図


## データバス波形



【図4】

## 図3に示すアクティブマトリクス型表示装置の変形例を示す図

## データバス波形



#### フロントページの続き

(58)調査した分野(Int.Cl.<sup>7</sup>, DB名)

G02F 1/1368

G02F 1/133 550

G09G 3/36